



SMARTSENS

SmartSens™

SC1336 数据手册

V1.1

2022.03.09

■ 应用领域

- ◆ 汽车环视后视
- ◆ 可视化监控

- ◆ 可穿戴式相机

■ 产品特性

- ◆ 高灵敏度
- ◆ 高信噪比
- ◆ 像素双转换增益
- ◆ 64x 模拟增益, 32x 数字增益
- ◆ 高速 DPC

- ◆ 外部控制帧率及多传感器同步
- ◆ 水平/垂直窗口调整
- ◆ 2 x 2 binning 模式
- ◆ I2C 接口寄存器编程

■ 关键参数（典型值）

参数	描述
分辨率	1MP
像素阵列	1284H x 724V
像素尺寸	3.75 μm x 3.75 μm
镜头光学尺寸	1/3"
最大图像传输速率	1280H x 720V@60fps 10bit
输出接口	10/8-bit 1/2Lane MIPI, 10-bit DVP
输出格式	RAW RGB
CRA	15°
灵敏度	12448 mV/lux $\cdot$ s
动态范围	83 dB
信噪比	40 dB
工作温度范围	-30°C ~ +85°C
最佳工作温度范围	-20°C ~ +60°C
电源电压	AVDD = 2.8V $\pm$ 0.1V, DOVDD = 1.8 $\pm$ 0.1V 注: DVDD 默认为内置 LDO 供电, 外部供电方案或 2.8V 单电源方案, 请联系 FAE;
封装尺寸	CSP, 5.462 mm x 3.496 mm, 35-pin
ESD 等级	HBM: Classification 2 CDM: Classification C3

目录

1. 系统描述.....	6
1.1. 芯片概述.....	6
1.2. 系统框架.....	6
1.3. 引脚描述.....	7
1.4. 芯片初始化.....	10
1.4.1. 上电时序.....	10
1.4.2. 睡眠模式.....	10
1.4.3. 复位模式.....	11
1.5. 配置接口.....	11
1.6. Sensor ID.....	13
1.7. 数据接口.....	13
1.7.1. DVP.....	13
1.7.2. MIPI.....	14
1.8. 锁相环.....	17
2. 功能介绍.....	18
2.1. SLAVE MODE.....	18
2.2. AEC/AGC.....	21
2.2.1. AEC/AGC 的控制策略.....	21
2.2.2. AEC 控制寄存器说明.....	21
2.2.3. AGC 控制寄存器说明.....	22
2.3. GROUP HOLD.....	26
2.4. 视频输出模式.....	27
2.4.1. 读取顺序.....	27
2.4.2. 输出窗口.....	28
2.5. 帧率计算.....	29
2.6. 测试模式.....	29
3. 电气特性.....	30
4. 光学特性.....	33
4.1. QE 曲线.....	33
4.2. 主光线入射角 (CRA)	33
5. 封装信息.....	34
6. 订购信息.....	36
7. 版本变更记录.....	37

图片索引

图 1-1 结构图.....	6
图 1-2 典型应用示意图.....	7
图 1-3 封装引脚图.....	9
图 1-4 上电时序图.....	10
图 1-5 I ² C 接口时序.....	12
图 1-6 DVP 时序.....	13
图 1-7 MIPI 时序示意图.....	14
图 1-8 MIPI 底层数据包示意图.....	14
图 1-9 MIPI 长/短数据包结构示意图.....	15
图 1-10 MIPI 1/2Lane 模式数据包传输示意图.....	15
图 1-11 MIPI 数据包 DI 结构.....	15
图 1-13 PLL 控制示意图.....	17
图 2-1 Slave Mode 时序图.....	18
图 2-2 Slave Mode 曝光实现图.....	19
图 2-3 像素阵列图一.....	27
图 2-4 像素阵列图二.....	27
图 2-5 镜像和倒置实例.....	28
图 2-6 测试模式.....	29
图 3-1 外部时钟（EXTCLK）波形图.....	32
图 4-1 QE 曲线.....	33
图 4-2 CRA Curve.....	33
图 2-2 封装示意图.....	34

表格索引

表 1-1 引脚描述.....	7
表 1-2 睡眠模式控制寄存器.....	10
表 1-3 软复位控制寄存器.....	11
表 1-4 I ² C 设备地址控制.....	11
表 1-5 I ² C 接口时序详细参数.....	12
表 1-6 SENSOR ID 寄存器.....	13
表 1-7 DVP 同步调整寄存器.....	13
表 1-8 MIPI 数据类型.....	16
表 1-9 MIPI 调整寄存器.....	16
表 2-1 Slave mode 控制寄存器.....	19
表 2-2 曝光的手动控制寄存器.....	21
表 2-3 增益寄存器控制.....	22
表 2-4 模拟 gain 值控制寄存器.....	22
表 2-5 数字 gain 值控制寄存器.....	23
表 2-6 Group hold 控制寄存器.....	26
表 2-8 镜像和倒置模式控制寄存器.....	28
表 2-9 输出窗口寄存器.....	28
表 2-10 帧率相关寄存器.....	29
表 2-11 测试模式控制寄存器.....	29
表 3-1 绝对最大额定值（以上所有电压都是 to pad 电压）.....	30
表 3-2 直流电气特性（以上所有电压都是 to pad 电压）.....	30
表 3-3 交流特性（TA=25°C，AVDD=2.8V，DOVDD=1.8V）.....	32
表 2-2 封装尺寸表.....	34
表 6-1 订购信息表.....	36

1. 系统描述

1.1. 芯片概述

SC1336 是工业级多种应用领域先进的数字 CMOS 图像传感器，最高支持 1280H × 720V@60fps 的传输速率。SC1336 输出 raw 格式图像，有效像素窗口为 1284H x 724V，支持复杂的片上操作——例如窗口化、水平镜像、垂直倒置等。

SC1336 可以通过标准的 I²C 接口进行配置。

SC1336 可以通过 EFSYNC/FSYNC 引脚实现外部控制曝光。

1.2. 系统框架

图 1-1 展示了 SC1336 图像传感器的功能模块。图 1-2 展示了一个典型的应用示例。




图 1-1 结构图

SC1336 支持 DVP 和 MIPI 接口，以 MIPI 接口为例：




图 1-2 典型应用示意图

1.3. 引脚描述

表 1-1 列出了 SC1336 图像传感器的引脚信息及相关描述。

表 1-1 引脚描述

序号	编号	信号名	引脚类型	描述
1	A1	AGND	地线	模拟地
2	A2	LREF	输出	DVP 行同步
3	A3	EXTCLK	输入	时钟输入
4	A4	SDA	输入/输出	I ² C 数据线(open drain)
5	A5	SCL	输入	I ² C 时钟线
6	A6	EFSYNC	输入	外部同步触发
7	A7	VREF2	输出	内部参考电压（外接电容至 AGND）
8	B1	AVDD	电源	2.8V 模拟电源
9	B2	DOGND	地线	I/O 地
10	B3	FSYNC	输出	DVP 帧同步
11	B4	DVDD	电源	默认为内置 LDO 供电；外供方案，请联系 FAE

序号	编号	信号名	引脚类型	描述
12	B5	SID	输入	I ² C Device ID （内置下拉电阻，默认为低电平，对应 Device ID 是 7'h30）
13	B6	DVDD	电源	默认为内置 LDO 供电；外供方案，请联系 FAE
14	B7	AVDD	电源	2.8V 模拟电源
15	C1	DVDD	电源	默认为内置 LDO 供电；外供方案，请联系 FAE
16	C2	DOVDD	电源	1.8V I/O 电源；2.8V 单电源方案，请联系 FAE
17	C3	DOVDD	电源	1.8V I/O 电源；2.8V 单电源方案，请联系 FAE
18	C4	D<6>/MCP	输出	DVP 输出 bit[6]/ MIPI 时钟正极信号
19	C5	D<9>	输出	DVP 输出 bit[9]
20	C6	PWDNB	输入	Power Down 信号输入（内置上拉电阻，低电位有效）
21	C7	AGND	地线	模拟地
22	D1	D<1>	输出	DVP 输出 bit[1]
23	D2	D<3>/MD1N	输出	DVP 输出 bit[3]/MIPI 数据 1 负极信号
24	D3	D<4>/MD1P	输出	DVP 输出 bit[4]/MIPI 数据 1 正极信号
25	D4	PCLK/MCN	输出	DVP 时钟/MIPI 时钟负极信号
26	D5	D<7>/MD0N	输出	DVP 输出 bit[7]/ MIPI 数据 0 负极信号
27	D6	DOGND	地线	I/O 地
28	D7	VREFN	输出	内部参考电压（外接电容至 AGND）
29	E1	D<0>	输出	DVP 输出 bit[0]
30	E2	D<2>	输出	DVP 输出 bit[2]
31	E3	D<5>	输出	DVP 输出 bit[5]
32	E4	DVDD	电源	默认为内置 LDO 供电；外供方案，请联系 FAE
33	E5	D<8>/MD0P	输出	DVP 输出 bit[8]/ MIPI 数据 0 正极信号
34	E6	NC	-	NC
35	E7	VREFH	输出	内部参考电压（外接电容至 AGND）

Top View




图 1-3 封装引脚图

1.4. 芯片初始化

1.4.1. 上电时序




图 1-4 上电时序图

注:

- 1) $T1 \geq 0\text{ms}$, $T2 \geq 0\text{ms}$, $T3 \geq 0\text{ms}$, $T4 \geq 4\text{ms}$ 。
- 2) 如果 DVDD 内供, 不需要考虑 DVDD 的上电时序。

1.4.2. 睡眠模式

睡眠模式下, SC1336 停止输出图像数据流, 工作在低功耗状态, 保持当前寄存器值。SC1336 提供两种方式进入睡眠模式, 软睡眠模式指的是 2):

- 1) 将 PWDNB 拉低, 此时不支持 I²C 读写;
- 2) 将寄存器 16'h0100[0]写入 0, 此时支持 I²C 读写。

表 1-2 睡眠模式控制寄存器

功能	寄存器地址	默认值	描述
软睡眠模式使能	16'h0100	8'h0	Bit[0]: manual sleep mode ctrl 1 ~ sleep mode disable

			0 ~ sleep mode enable
--	--	--	-----------------------

1.4.3. 复位模式

复位模式下，SC1336 停止输出图像数据流，工作在低功耗状态，重置所有寄存器，SC1336 提供以下方式进入复位模式：将寄存器 16'h0103[0]写入 1，此复位模式持续 150ns。

表 1-3 软复位控制寄存器

功能	寄存器地址	默认值	描述
软复位使能	16'h0103	8'h0	Bit[0]: soft reset

1.5. 配置接口

SC1336 提供标准的 I²C 总线配置接口对寄存器进行读写，I²C 设备地址由 PAD SID 的电平值决定，如表 1-4 所示。PAD SID 内部有下拉电阻。Slave Address 即设备地址（从机地址），Sub Address 与寄存器相关。

表 1-4 I²C 设备地址控制

SID	7-bit I ² C 设备地址	8-bit I ² C 写地址
低电平	7'h30	8'h60
高电平	7'h32	8'h64

消息类型：16-bit 地址、8-bit 数据和 7-bit 设备地址

S	Slave Address	R/W	A	Sub Address[15:8]	A	Sub Address[7:0]	A	data	A/Ā	P
---	---------------	-----	---	-------------------	---	------------------	---	------	-----	---

I²C 读操作

S	Slave Address	0	A	Sub Address[15:8]	A	Sub Address[7:0]	A	Sr	Slave address	1	A	data	Ā	P
---	---------------	---	---	-------------------	---	------------------	---	----	---------------	---	---	------	---	---

I²C 写操作

S	Slave Address	0	A	Sub Address[15:8]	A	Sub Address[7:0]	A	data	A/Ā	P
---	---------------	---	---	-------------------	---	------------------	---	------	-----	---



从机到主机

S: 起始条件

A: 答复



主机到从机

P: 终止条件

Ā: 拒绝答复



方向取决于具体操作

Sr: 重复起始条件

I²C 时序




图 1-5 I²C 接口时序

表 1-5 I²C 接口时序详细参数

Symbol	Parameter	Standard-mode		Fast-mode		Unit
		Min	Max	Min	Max	
f_{SCL}	SCL clock frequency	0	100	0	400	kHz
$t_{HD:STA}$	hold time (repeated) START condition	4.0	-	0.6	-	μs
t_{LOW}	LOW period of the SCL clock	4.7	-	1.3	-	μs
t_{HIGH}	HIGH period of the SCL clock	4.0	-	0.6	-	μs
$t_{SU:STA}$	set-up time for a repeated START condition	4.7	-	0.6	-	μs
$t_{HD:DAT}$	data hold time	0	-	0	-	μs
$t_{SU:DAT}$	data set-up time	250	-	100	-	ns
t_r	rise time of both SDA and SCL signals	-	1000	20	300	ns
t_f	fall time of both SDA and SCL signals	-	300	20	300	ns
$t_{SU:STO}$	set-up time for STOP condition	4.0	-	0.6	-	μs
t_{BUF}	bus free time between a STOP and START condition	4.7	-	1.3	-	μs
$t_{VD:DAT}$	data valid time	-	3.45	-	0.9	μs
$t_{VD:ACK}$	data valid acknowledge time	-	3.45	-	0.9	μs
t_{SP}	pulse width of spikes that must be suppressed by the input filter	-	-	0	50	ns

注：判断上升沿起始或下降沿终止的电平阈值为 30%；判断上升沿终止或下降沿起始的阈值为 70%。

1.6. Sensor ID

表 1-6 SENSOR ID 寄存器

功能	寄存器地址	默认值	描述
SENSOR ID 高位	16'h3107	8'hca	SENSOR ID[15:8]
SENSOR ID 低位	16'h3108	8'h3f	SENSOR ID[7:0]

1.7. 数据接口

SC1336 提供两种数据接口：DVP 和 MIPI。

1.7.1. DVP

SC1336 支持并行视频端口（DVP），输出 10-bit 并行数据。FSYNC 脉冲信号表示新一帧数据的开始，LREF 表示数据行同步信号，PCLK 表示输出数据时钟。下图是 DVP 时序示意图。




图 1-6 DVP 时序

注：

- 1) T_{PCLK} 表示 PCLK 的周期；
- 2) $L2F_dly$ 表示最后的 LREF 下降沿至 FSYNC 上升沿间时延；
- 3) $F2L_dly$ 表示 FSYNC 下降沿至第一条 LREF 上升沿间时延；
- 4) LINE width 表示一行宽度，以 2 个 PCLK 周期为单位，由寄存器{16'h320c,16'h320d}控制；
- 5) FSYNC width 默认值为一行宽度，以 1 行为单位，由寄存器 16'h3d01 调节。

表 1-7 DVP 同步调整寄存器

功能	寄存器地址	默认值	描述
FSYNC 信号宽度	16'h3d01	8'h01	FSYNC length, line count
DVP 信号极性	16'h3d08	8'h01	Bit[2]: LREF polarity Bit[1]: FSYNC polarity Bit[0]: PCLK polarity
PAD 驱动能力	16'h3641	8'h00	Bit[1:0]: adjust PAD driver capability

功能	寄存器地址	默认值	描述
PCLK 延迟	16'h3640	8'h00	Bit[1:0]: PCLK DLY 2ns/step

1.7.2. MIPI

SC1336 提供串行视频端口 (MIPI)。SC1336 MIPI 接口支持 8/10bit, 1/2lane 串行输出, 每个 lane 传输速率推荐不大于 1.0Gbps。图 1-7 是 MIPI 数据接口示意图。




图 1-7 MIPI 时序示意图

图 1-8 是 MIPI 底层数据包的简略示意图, 其中分别展示了一个短数据包和长数据包的传输过程。




图 1-8 MIPI 底层数据包示意图

图 1-9 展示了 MIPI 长、短数据包结构示意图。其中数据标识 DI(Data Identifier)用来区分不同的数据包类型。

图 1-10 展示了 MIPI 工作在 1lane 和 2lane 模式下的数据包传输示意图。图 1-11 中, DI 包括两部分, 分别是虚拟通道 (VC) 和数据类型 (DT)。默认情况下, Sensor 给出的 MIPI 数据 VC 值都是 0, 而 DT 值如表 1-8 所示。




图 1-9 MIPI 长/短数据包结构示意图




图 1-10 MIPI 1/2Lane 模式数据包传输示意图




图 1-11 MIPI 数据包 DI 结构

表 1-8 MIPI 数据类型

DT	描述
6'h00	帧起始短包
6'h01	帧结束短包
6'h02	行起始短包
6'h03	行结束短包
6'h2a	8-bit 模式下数据长包
6'h2b	10-bit 模式下数据长包

表 1-9 MIPI 调整寄存器

功能	寄存器地址	默认值	描述
MIPI lane 数量	16'h3018	8'h3a	Bit[7:5]: MIPI lane num-1 3'h0 ~ 1 lane mode 3'h1 ~ 2 lane mode
MIPI 输出数据模式	16'h3031	8'h0a	Bit[3:0]: MIPI bit mode 4'h8~ raw8 mode 4'ha~ raw10 mode
PHY 数据模式	16'h3037	8'h20	Bit[6:5]: phy bit mode 2'h0~ 8bit mode 2'h1~ 10bit mode
MIPI clock 设置	16'h303f	8'h01	Bit[7]: pclk sel 1'h0~ sel MIPI_pclk 1'b1~ sel dvp_pclk
MIPI 数据使能	16'h4603	8'h00	Bit[0]: MIPI read 1'h0~ enable 1'h1~ disable
MIPI LP 驱动	16'h3651	8'h7d	Bit[2:1]: MIPI LP 驱动能力调整, 默认 3'h1
MIPI Lane 0 延时	16'h3652	8'h00	Bit[3]: lane0 相位反向, 默认 1'h0 Bit[2:0]: lane0 延时, 40ps/step, 默认 3'h0
MIPI Lane 1 延时	16'h3652	8'h00	Bit[7]: lane1 相位反向, 默认 1'h0 Bit[6:4]: lane1 延时, 40ps/step, 默认 3'h0
MIPI Clock 延时	16'h3654	8'h00	Bit[3]: 时钟反向, 默认 1'h0 Bit[2:0]: 时钟延时, 40ps/step, 默认 3'h0

1.8. 锁相环

SC1336 的 PLL 模块允许的输入时钟频率范围为 6~40MHz, 其中 VCO 输出频率(F_{VCO}) 的范围为 400MHz-1200MHz。PLL 结构示意图在图 1-12 展示。




图 1-12 PLL 控制示意图

2. 功能介绍

2.1. SLAVE MODE

Slave Mode 是主控芯片通过 EFSYNC 或者做输入时的 FSYNC 信号触发帧读出，以达到多个 sensor 同步成像的工作模式。

当 SC1336 工作在 Slave Mode 时，主控芯片通过 EFSYNC/FSYNC 引脚控制图像数据输出，并以此决定图像帧率，具体时序如下图：




图 2-1 Slave Mode 时序图

Slave Mode 工作流程

- 1) 当 SC1336 工作在 Slave Mode 时，芯片自动进入 Active State 状态，等待 EFSYNC/FSYNC 触发；
- 2) EFSYNC/FSYNC 触发上升沿有效，EFSYNC 高电平持续时间不小于 4 个 EXTCLK 周期；
- 3) 当 EFSYNC/FSYNC 触发后，芯片进入 RB Rows，RB Rows 是有效数据读出之前的等待时间，由寄存器控制，以行为单位；
- 4) Active Rows 时读出芯片图像数据，由寄存器控制，以行为单位；
- 5) Blank Rows 时读出芯片图像数据之后的消隐时间，由寄存器控制，以行为单位；
- 6) Active State 时芯片等待下一次 EFSYNC/FSYNC 触发，Active State 应尽量小，建议为 0；
- 7) EFSYNC/FSYNC 上升沿间隔为一帧时间，EFSYNC/FSYNC 上升沿间隔允许有 40ns 偏差。

注:

- 1) 只有当 SC1336 处于 Active State 时, EFSYNC/FSYNC 触发才有效;
- 2) Sensor 会提前 40ns 退出 Blank Rows 进入 Active State。

SC1336 Slave mode 下的曝光实现如下图:




图 2-2 Slave Mode 曝光实现图

注:

- 1) Row Reset 开始曝光操作, Row Readout 开始前结束曝光操作, 曝光包括 Active State 时间;
- 2) VTS 表示帧长, $VTS = RB\ Rows + Active\ Rows + Blank\ Rows$;
- 3) Active State 时, 芯片停止输出及停止 Row reset 操作, 如图 2-2 所示, 会导致一帧图像 Row 1~Row e 行与 Row (e+1)~Row n 行的曝光时间不同, Row 1~Row e 行的曝光时间比 Row (e+1)~Row n 行的曝光时间大, 多出的时间为 Active State time, 为避免这种曝光差异, 要求外部精确控制 EFSYNC/FSYNC, 使 Active State 控制在 40ns 以内, 保证一帧内的每行曝光时间基本一致;
- 4) 当 RB Rows 大于曝光时间时, 注释 3) 中帧内曝光时间不一致的情况便不会出现, 一帧内的每行曝光时间一致, 此时 EFSYNC/FSYNC 引脚可实现同步曝光。

表 2-1 Slave mode 控制寄存器

功能	寄存器地址	默认值	描述
Slave mode enable	16'h3222	8'h00	Bit[1]: Slave mode 使能控制 1 ~ slave mode 0 ~ master mode
Merge enable	16'h3225	8'h10	Bit[4]: Active Rows Blank Rows merge enable
Trigger Pad sel	16'h3224	8'h82	Bit[4]: trigger pad sel 1 ~ sel FSYNC 0 ~ sel EFSYNC
FSYNC OEN	16'h300a	8'h20	Bit[2]: FSYNC output en 1 ~ FSYNC as output PAD 0 ~ FSYNC as input PAD

功能	寄存器地址	默认值	描述
RB rows	{16'h3230,16'h3231}	16'h0004	Rows Before Read 控制寄存器
Active Rows, Blank Rows	{16'h322e,16'h322f}	16'h04de	Active Rows + Blank Rows, 需要满足: Active Rows + Blank Rows = VTS – RB Rows
VTS	{16'h320e,16'h320f}	16'h02ee	帧长

2.2. AEC/AGC

AEC/AGC 都是基于亮度进行调节的，AEC 调节曝光时间，AGC 调节增益值，最终使图像亮度落在设定亮度阈值范围内。

2.2.1. AEC/AGC 的控制策略

SC1336 本身没有 AEC/AGC 功能，需要通过后端平台实现 AEC/AGC。

在整个 AEC/AGC 过程中，不是独立的调整 sensor 的曝光时间或者增益，调整策略为：曝光时间优先，曝光时间已经最长无法继续调整时，调整增益。

以图像过暗的情况为例，调控的先后顺序为：

- 1) 不开启任何增益，直到曝光时间达到上限；
- 2) 曝光时间达到上限后，再开始调用自动增益控制。需要明确指出的是，增益开启，将直接导致平均噪声呈倍数放大；而曝光时间加大，则有助于提升信噪比。

反之，当图像过亮时，则优先关闭增益；当所有增益关闭时，如果图像仍旧过亮，则降低曝光时间。

曝光时间与增益是一个交互的调节体系，在调试的时候，应该综合考虑。

2.2.2. AEC 控制寄存器说明

AEC 的控制寄存器如表 2-2 所示。

表 2-2 曝光的手动控制寄存器

功能	寄存器地址	说明	调节步长	最小值	最大值
曝光时间	{16'h3e00[3:0] 16'h3e01[7:0], 16'h3e02[7:4]}	手动曝光时间， 寄存器值以半行 为单位	1	2	$2 * \{16'h320e, 16'h320f\} - 8$

AEC 控制说明如下：

- 1) AEC 的调节步长为半行曝光时间，半行曝光时间等于行长乘以 T_{PCLK} 除以 2（其中的 $TPCLK$ 为 $PCLK$ 的一个周期），行长=寄存器{16'h320c, 16'h320d}值；
- 2) 曝光时间及增益若在第 N 帧写入，第 N+2 帧生效；
- 3) 曝光时间及增益的写入点：建议在帧开始之后写入。

2.2.3. AGC 控制寄存器说明

AGC 的控制寄存器如表 2-3 所示。

表 2-3 增益寄存器控制

ANA GAIN register	ANA GAIN register	DIG GAIN register	DIG FINE GAIN register
16'h3e08	16'h3e09	16'h3e06	16'h3e07

模拟 gain 值如表 2-4 所示，数字 gain 值如表 2-5 所示。一般情况下，优先调节模拟 gain 值，模拟 gain 调节到上限时，如果要继续增大图像亮度，可以调节数字 gain 值。DIG FINE GAIN 的精度为 1/32，表 2-5 列出了 DIG FINE GAIN 的控制方法。

由于模拟 gain 只有 coarse gain，没有 fine gain，所以在调节模拟 gain 时需要 DIG FINE GAIN（1~2 倍）代替模拟 fine gain，平滑过渡，避免 AGC 震荡的现象。

表 2-4 模拟 gain 值控制寄存器

ANA GAIN(0x3e08)	ANA GAIN(0x3e09)	GAIN Value	dB Value
8'h1f	8'h00	1.000	0.00
8'h3f	8'h00	2.000	6.02
8'h3f	8'h08	4.000	12.04
8'h3f	8'h09	8.000	18.06
8'h3f	8'h0b	16.000	24.08
8'h3f	8'h0f	32.000	30.10
8'h3f	8'h1f	64.000	36.12

表 2-5 数字 gain 值控制寄存器

DIG GAIN	DIG FINE GAIN	GAIN Value	dB Value	DIG GAIN	DIG FINE GAIN	GAIN Value	dB Value
8'h00	8'h80	1.000	0.00	8'h01	8'h90	2.250	7.04
8'h00	8'h84	1.031	0.27	8'h01	8'h94	2.313	7.28
8'h00	8'h88	1.063	0.53	8'h01	8'h98	2.375	7.51
8'h00	8'h8C	1.094	0.78	8'h01	8'h9C	2.438	7.74
8'h00	8'h90	1.125	1.02	8'h01	8'hA0	2.500	7.96
8'h00	8'h94	1.156	1.26	8'h01	8'hA4	2.563	8.17
8'h00	8'h98	1.188	1.49	8'h01	8'hA8	2.625	8.38
8'h00	8'h9C	1.219	1.72	8'h01	8'hAC	2.688	8.59
8'h00	8'hA0	1.250	1.94	8'h01	8'hB0	2.750	8.79
8'h00	8'hA4	1.281	2.15	8'h01	8'hB4	2.813	8.98
8'h00	8'hA8	1.313	2.36	8'h01	8'hB8	2.875	9.17
8'h00	8'hAC	1.344	2.57	8'h01	8'hBC	2.938	9.36
8'h00	8'hB0	1.375	2.77	8'h01	8'hC0	3.000	9.54
8'h00	8'hB4	1.406	2.96	8'h01	8'hC4	3.063	9.72
8'h00	8'hB8	1.438	3.15	8'h01	8'hC8	3.125	9.90
8'h00	8'hBC	1.469	3.34	8'h01	8'hCC	3.188	10.07
8'h00	8'hC0	1.500	3.52	8'h01	8'hD0	3.250	10.24
8'h00	8'hC4	1.531	3.70	8'h01	8'hD4	3.313	10.40
8'h00	8'hC8	1.563	3.88	8'h01	8'hD8	3.375	10.57
8'h00	8'hCC	1.594	4.05	8'h01	8'hDC	3.438	10.72
8'h00	8'hD0	1.625	4.22	8'h01	8'hE0	3.500	10.88
8'h00	8'hD4	1.656	4.38	8'h01	8'hE4	3.563	11.04
8'h00	8'hD8	1.688	4.54	8'h01	8'hE8	3.625	11.19
8'h00	8'hDC	1.719	4.70	8'h01	8'hEC	3.688	11.33
8'h00	8'hE0	1.750	4.86	8'h01	8'hF0	3.750	11.48
8'h00	8'hE4	1.781	5.01	8'h01	8'hF4	3.813	11.62
8'h00	8'hE8	1.813	5.17	8'h01	8'hF8	3.875	11.77
8'h00	8'hEC	1.844	5.31	8'h01	8'hFC	3.938	11.90
8'h00	8'hF0	1.875	5.46	8'h03	8'h80	4.000	12.04
8'h00	8'hF4	1.906	5.60	8'h03	8'h84	4.125	12.31
8'h00	8'hF8	1.938	5.74	8'h03	8'h88	4.250	12.57
8'h00	8'hFC	1.969	5.88	8'h03	8'h8C	4.375	12.82
8'h01	8'h80	2.000	6.02	8'h03	8'h90	4.500	13.06
8'h01	8'h84	2.063	6.29	8'h03	8'h94	4.625	13.30
8'h01	8'h88	2.125	6.55	8'h03	8'h98	4.750	13.53
8'h01	8'h8C	2.188	6.80	8'h03	8'h9C	4.875	13.76

DIG GAIN	DIG FINE GAIN	GAIN Value	dB Value	DIG GAIN	DIG FINE GAIN	GAIN Value	dB Value
8'h03	8'hA0	5.000	13.98	8'h07	8'hB4	11.250	21.02
8'h03	8'hA4	5.125	14.19	8'h07	8'hB8	11.500	21.21
8'h03	8'hA8	5.250	14.40	8'h07	8'hBC	11.750	21.40
8'h03	8'hAC	5.375	14.61	8'h07	8'hC0	12.000	21.58
8'h03	8'hB0	5.500	14.81	8'h07	8'hC4	12.250	21.76
8'h03	8'hB4	5.625	15.00	8'h07	8'hC8	12.500	21.94
8'h03	8'hB8	5.750	15.19	8'h07	8'hCC	12.750	22.11
8'h03	8'hBC	5.875	15.38	8'h07	8'hD0	13.000	22.28
8'h03	8'hC0	6.000	15.56	8'h07	8'hD4	13.250	22.44
8'h03	8'hC4	6.125	15.74	8'h07	8'hD8	13.500	22.61
8'h03	8'hC8	6.250	15.92	8'h07	8'hDC	13.750	22.77
8'h03	8'hCC	6.375	16.09	8'h07	8'hE0	14.000	22.92
8'h03	8'hD0	6.500	16.26	8'h07	8'hE4	14.250	23.08
8'h03	8'hD4	6.625	16.42	8'h07	8'hE8	14.500	23.23
8'h03	8'hD8	6.750	16.59	8'h07	8'hEC	14.750	23.38
8'h03	8'hDC	6.875	16.75	8'h07	8'hF0	15.000	23.52
8'h03	8'hE0	7.000	16.90	8'h07	8'hF4	15.250	23.67
8'h03	8'hE4	7.125	17.06	8'h07	8'hF8	15.500	23.81
8'h03	8'hE8	7.250	17.21	8'h07	8'hFC	15.750	23.95
8'h03	8'hEC	7.375	17.36	8'h0F	8'h80	16.000	24.08
8'h03	8'hF0	7.500	17.50	8'h0F	8'h84	16.500	24.35
8'h03	8'hF4	7.625	17.64	8'h0F	8'h88	17.000	24.61
8'h03	8'hF8	7.750	17.79	8'h0F	8'h8C	17.500	24.86
8'h03	8'hFC	7.875	17.93	8'h0F	8'h90	18.000	25.11
8'h07	8'h80	8.000	18.06	8'h0F	8'h94	18.500	25.34
8'h07	8'h84	8.250	18.33	8'h0F	8'h98	19.000	25.58
8'h07	8'h88	8.500	18.59	8'h0F	8'h9C	19.500	25.80
8'h07	8'h8C	8.750	18.84	8'h0F	8'hA0	20.000	26.02
8'h07	8'h90	9.000	19.08	8'h0F	8'hA4	20.500	26.24
8'h07	8'h94	9.250	19.32	8'h0F	8'hA8	21.000	26.44
8'h07	8'h98	9.500	19.55	8'h0F	8'hAC	21.500	26.65
8'h07	8'h9C	9.750	19.78	8'h0F	8'hB0	22.000	26.85
8'h07	8'hA0	10.000	20.00	8'h0F	8'hB4	22.500	27.04
8'h07	8'hA4	10.250	20.21	8'h0F	8'hB8	23.000	27.23
8'h07	8'hA8	10.500	20.42	8'h0F	8'hBC	23.500	27.42
8'h07	8'hAC	10.750	20.63	8'h0F	8'hC0	24.000	27.60
8'h07	8'hB0	11.000	20.83	8'h0F	8'hC4	24.500	27.78

DIG GAIN	DIG FINE GAIN	GAIN Value	dB Value	DIG GAIN	DIG FINE GAIN	GAIN Value	dB Value
8'h0F	8'hC8	25.000	27.96	8'h0F	8'hE4	28.500	29.10
8'h0F	8'hCC	25.500	28.13	8'h0F	8'hE8	29.000	29.25
8'h0F	8'hD0	26.000	28.30	8'h0F	8'hEC	29.500	29.40
8'h0F	8'hD4	26.500	28.46	8'h0F	8'hF0	30.000	29.54
8'h0F	8'hD8	27.000	28.63	8'h0F	8'hF4	30.500	29.69
8'h0F	8'hDC	27.500	28.79	8'h0F	8'hF8	31.000	29.83
8'h0F	8'hE0	28.000	28.94	8'h0F	8'hFC	31.500	29.97

2.3. GROUP HOLD

SC1336 具有 Group hold 功能，Group hold 指的是把寄存器打包在一帧特定时刻生效的功能。SC1336 最多支持 10 个寄存器打包；支持帧延迟写入功能，延迟帧数由寄存器控制。

使用方法：寄存器 16'h3812 写 8'h00，需要打包生效的寄存器写入 group，打包结束后寄存器 16'h3812 写 8'h30；打包生效的时刻为 16'h3812 写 8'h30 之后第 N 个帧内生效时刻，N=0 表示当前帧，N=1 表示下一帧.....，延迟帧数由寄存器 16'h3802 控制。

表 2-6 Group hold 控制寄存器

功能	寄存器地址	默认值	描述
Group hold 功能开关	16'h3812	8'h00	写入 8'h00，Group hold 启动 写入 8'h30，释放 hold 的寄存器
帧延迟控制	16'h3802	8'h00	Bit[3:0]: 帧延迟控制，生效时间帧延迟控制， 写 0 表示当前帧，写 N 表示 N 帧延迟

2.4. 视频输出模式

2.4.1. 读取顺序

图 2-3 提供了芯片工作的时候，第一个读取的 pixel 位置，以及整个 array 的结构示意图。此图是在 A1 pin 脚置于左上方的时候得到（top view）。




图 2-3 像素阵列图一

图 2-4 给出了 first pixel 的数据颜色格式。




图 2-4 像素阵列图二

SC1336 提供镜像模式和倒置模式。前者会水平颠倒传感器的数据读出顺序；而后者会垂直颠倒传感器的读出顺序，如下图所示。



图 2-5 镜像和倒置实例

表 2-7 镜像和倒置模式控制寄存器

功能	寄存器地址	默认值	描述
镜像模式	16'h3221	8'h00	Bit[2:1]: mirror ctrl
			2'b00 ~ mirror off
			2'b11 ~ mirror on
倒置模式	16'h3221	8'h00	Bit[6:5]: flip ctrl
			2'b00 ~ flip off
			2'b11 ~ flip on

2.4.2. 输出窗口

表 2-8 输出窗口寄存器

功能	寄存器地址	默认值	描述
窗口宽度	{16'h3208, 16'h3209}	16'h0500	输出窗口宽度
窗口高度	{16'h320a, 16'h320b}	16'h02d0	输出窗口高度
列起始	{16'h3210, 16'h3211}	16'h0004	输出窗口列起始位置
行起始	{16'h3212, 16'h3213}	16'h0004	输出窗口行起始位置

2.5. 帧率计算

SC1336 帧率由 FAE 提供，在此提供一种简单的计算一行时间的方法：

$$\text{一行时间} = 1 / (\text{帧率} \times \text{帧长})$$

表 2-9 帧率相关寄存器

功能	寄存器地址	默认值	描述
帧长	{16'h320e, 16'h320f}	16'h02ee	帧长={16'h320e, 16'h320f}

2.6. 测试模式

为方便测试，SC1336 提供一种灰度递增测试模式，如下图所示。




图 2-6 测试模式

表 2-10 测试模式控制寄存器

功能	寄存器地址	寄存器配置值	描述
灰度渐变模式	16'h4501	8'hb4	Bit[3]: incremental pattern enable
			0 ~ normal image
			1 ~ incremental pattern
	16'h3902	8'hc5	Bit[6]: BLC auto enable
			0 ~ BLC manual enable
			1 ~ BLC auto enable

3. 电气特性

SC1336 除通用供电方案外，也可支持单电源供电方案。单电源供电方案，请联系 FAE。

● 通用方案

表 3-1 绝对最大额定值（通用方案：AVDD=2.8V，DOVDD=1.8V）

项目	符号	绝对最大额定值	单位
模拟电源电压	V _{AVDD}	-0.3 ~ 3.4	V
I/O 电源电压	V _{DOVDD}	-0.3 ~ 2.2	V
I/O 输入电压	V _I	-0.3 ~ V _{DOVDD} + 0.3	V
I/O 输出电压	V _O	-0.3 ~ V _{DOVDD} + 0.3	V
工作温度	T _{OPR}	-30 ~ +85	°C
最佳工作温度	T _{SPEC}	-20 ~ +60	°C
贮存温度	T _{STG}	-40 ~ +85	°C

表 3-2 直流电气特性（通用方案：AVDD=2.8V，DOVDD=1.8V）

项目	符号	最小值	典型值	最大值	单位
电源					
模拟电源电压	V _{AVDD}	2.7	2.8	2.9	V
I/O 供电电压	V _{DOVDD}	1.7	1.8	1.9	V
电流（工作电流*1 线性模式 60fps MIPI 2-lane output）					
模拟电源电流	I _{AVDD}	-	15.4	22.8	mA
I/O 电源电流	I _{DOVDD}	-	38.8	56.4	mA
总功耗	Power	-	113.0	173.28	mW
数字输入（典型条件：AVDD=2.8V，DOVDD=1.8V）					
输入低电平	V _{IL}	-	-	0.3×V _{DOVDD}	V
输入高电平	V _{IH}	0.7×V _{DOVDD}	-	-	V
输入电容	C _{IN}	-	-	10	pF
数字输出（25pF 标准负载）					
输出高电平	V _{OH}	0.9×V _{DOVDD}	-	-	V
输出低电平	V _{OL}	-	-	0.1×V _{DOVDD}	V
串行接口输入（SCL 和 SDA）					
输入低电平	V _{IL}	-0.5	0	0.3×V _{DOVDD}	V
输入高电平	V _{IH}	0.7×V _{DOVDD}	V _{DOVDD}	V _{DOVDD} +0.5	V

● 单电源方案

表 3-3 绝对最大额定值（单电源方案：AVDD=DOVDD=2.8V）

项目	符号	绝对最大额定值范围	单位
模拟电源电压	V_{AVDD}	-0.3~3.4	V
I/O 电源电压	V_{DOVDD}	-0.3~3.4	V
I/O 输入电压	V_I	-0.3~ $V_{DOVDD}+0.3$	V
I/O 输出电压	V_O	-0.3~ $V_{DOVDD}+0.3$	V
工作温度	T_{OPR}	-30~+85	°C
最佳工作温度	T_{SPEC}	-20~+60	°C
贮存温度	T_{STG}	-40~+85	°C

表 3-4 直流电气特性（单电源方案：AVDD=DOVDD=2.8V）

项目	符号	最小值	典型值	最大值	单位
电源					
模拟电源电压	V_{AVDD}	2.7	2.8	2.9	V
I/O 供电电压	V_{DOVDD}	2.7	2.8	2.9	V
电流（工作电流*1 线性模式 60fps MIPI 2-lane output）					
模拟电源电流	I_{AVDD}	-	18.3	23	mA
I/O 电源电流	I_{DOVDD}	-	39.2	56	mA
总功耗	Power	-	161.0	229.1	mW
数字输入（典型条件：AVDD=DOVDD=2.8V）					
输入低电平	V_{IL}	-	-	$0.3 \times V_{DOVDD}$	V
输入高电平	V_{IH}	$0.7 \times V_{DOVDD}$	-	-	V
输入电容	C_{IN}	-	-	10	pF
数字输出（25pF 标准负载）					
输出高电平	V_{OH}	$0.9 \times V_{DOVDD}$	-	-	V
输出低电平	V_{OL}	-	-	$0.1 \times V_{DOVDD}$	V
串行接口输入（SCL 和 SDA）					
输入低电平	V_{IL}	-0.5	0	$0.3 \times V_{DOVDD}$	V
输入高电平	V_{IH}	$0.7 \times V_{DOVDD}$	V_{DOVDD}	$V_{DOVDD}+0.5$	V

注：

- *1 工作电流：（典型值）工作电压 2.8V/1.8V 或 2.8V/2.8V， $T_j=25^\circ\text{C}$ ；
亮度条件：芯片亮度达到最大亮度约 1/3 时。
- DVDD 默认为内置 LDO 供电；外部供电方案，请联系 FAE。

表 3-5 交流特性 (TA=25°C, AVDD=2.8V, DOVDD=1.8/2.8V)

项目	符号	最小值	典型值	最大值	单位
交流参数					
直流微分线性误差	DLE	-	<1	-	LSB
直流积分线性误差	ILE	-	<2	-	LSB
晶振和时钟输入					
EXTCLK 频率	f_{EXTCLK}	6	-	40	MHz
EXTCLK 高电平脉冲宽度	t_{WH}	5	-	-	ns
EXTCLK 低电平脉冲宽度	t_{WL}	5	-	-	ns
EXTCLK 占空比	-	45	50	55	%




图 3-1 外部时钟 (EXTCLK) 波形图

4. 光学特性

4.1. QE 曲线

SC1336 光谱响应曲线如图 4-1 所示。




图 4-1 QE 曲线

4.2. 主光线入射角（CRA）

SC1336 CRA 曲线如图 4-2 所示。




图 4-2 CRA Curve

5. 封装信息

SC1336 提供 35-pin CSP 的封装，封装尺寸图如下图所示。




图 5-1 封装示意图

注:

- 1) 芯片的 Package Center (Chip Center) 与 Array Center(Optical Center)不重合，BGA Center 与 Array Center 重合。以 Chip Center 为原点，BGA Center 与 Array Center 为 (18.5, -88)，单位为μm。
- 2) Bottom View 中三角形直角指向 A1 所在位置，如图上所示，Bottom View 右上角锡球为 A1 所在位置，三角形实际位置以实物为准。

表 5-1 封装尺寸表

Parameter	Symbol	Nominal	Min	Max	Nominal	Min	Max
		Millimeters			Inches		
Package Body Dimension X	A	5.4620	5.4370	5.4870	0.21504	0.21406	0.21602
Package Body Dimension Y	B	3.4960	3.4710	3.5210	0.13764	0.13665	0.13862
Package Height	C	0.6950	0.6400	0.7500	0.02736	0.02520	0.02953
Cavity wall height	C4	0.0410	0.0370	0.0450	0.00161	0.00146	0.00177
Cavity wall + epoxy thickness (glass to the wafer bonding top point)	C5	0.0435	0.0385	0.0485	0.00171	0.00152	0.00191
Si Thickness	C6	0.1800	0.1700	0.1900	0.00709	0.00669	0.00748
Glass Thickness	C3	0.3000	0.2900	0.3100	0.01181	0.01142	0.01220
Package Body	C2	0.5650	0.5300	0.6000	0.02224	0.02087	0.02362

Parameter	Symbol	Nominal	Min	Max	Nominal	Min	Max
		Millimeters			Inches		
Thickness							
Ball Height	C1	0.1300	0.1000	0.1600	0.00512	0.00394	0.00630
Ball Diameter	SΦ	0.2500	0.2200	0.2800	0.00984	0.00866	0.01102
Total Ball Count	N	34	-	-	-	-	-
Ball Count X axis	N1	7	-	-	-	-	-
Ball Count Y axis	N2	5	-	-	-	-	-
Pins Pitch X axis1	J1	0.6400	0.6300	0.6500	0.0252	0.02480	0.02559
Pins Pitch X axis2	J2	0.5800	0.5700	0.5900	0.02283	0.02244	0.02323
BGA ball center to package center offset in X-direction	X	0.0185	-0.0065	0.0435	0.00073	-0.00026	0.00171
BGA ball center to package center offset in Y-direction	Y	0.0880	0.0630	0.1130	0.00346	0.00248	0.00445
Edge to Ball Center Distance along X	S1	0.79250	0.76250	0.82250	0.03120	0.03002	0.03238
Edge to Ball Center Distance along Y	S2	0.67600	0.64600	0.70600	0.02661	0.02543	0.02780
Edge to Ball Center Distance along X2	S3	0.82950	0.79950	0.85950	0.03266	0.03148	0.03384
Edge to Ball Center Distance along Y2	S4	0.50000	0.47000	0.53000	0.01969	0.01850	0.02087

6. 订购信息

表 6-1 订购信息表

产品编号	封装形式	描述
SC1336-CSBNN00	35-pin CSP	1.0 Megapixel, RAW RGB, DVP/MIPI output

7. 版本变更记录

版本	修改内容以及说明	Owner and date
0.1	初始版本	Vicky Song/2021.5.26
0.2	章节 2.2.3: 表 2-4: 更新 ANA GAIN(0x3e09)	Vicky Song/2021.6.11
0.3	- 更新像素阵列为: 1284H x 724V - 章节 2.4.1: 更新图 2-3: 像素阵列图一	Vicky Song/2021.6.15
0.4	章节 2.2.3: 表 2-4: 更新 ANA GAIN(0x3e08)	Vicky Song/2021.7.13
0.5	章节 2.2.2: 表 2-2: 更新最小曝光值	Vicky Song/2021.9.30
1.0 (Design Release)	表 3-2: 添加电流和总功耗最大值	Rina Yang/2022.02.08
1.1	第 3 章: 增加单电源供电方案	Rina Yang/2022.03.09

联系我们

总部

地址：上海市闵行区田林路 889 号绿洲四期 8 号楼

电话：021-64853570

邮箱：sales@smartsensotech.com

网址：<http://www.smartsensotech.com>

美国分公司

地址：4340 Stevens Creek Blvd. Suite 280, San Jose, CA 95129

电话：+1 (408) 981-6626

深圳分公司

地址：深圳市龙岗区坂田街道五和大道南星河 WORLD B 座 2908

电话：0755-23739713

思特威技术支持邮箱

support@smartsensotech.com